Viga's View : SEMICON Taiwan 2026 矽光子國際論壇
點上面連結 可以聽語音檔 !
從封裝到系統架構的技術轉型
本報告彙整 SEMICON Taiwan 2026 矽光子國際論壇之關鍵洞察。本次論壇以「From Die-to-Die to Rack-to-Rack」為核心主題，標誌著光通訊技術正經歷從「模組層級」（Module Level）向「封裝層級」（Package Level）的重大遷移。面對 AI 運算效能成長（約每兩年 3 倍）遠超 I/O 傳輸能力（約每兩年 1.4 倍）所導致的「I/O 牆」挑戰，矽光子與異質整合（Heterogeneous Integration）已成為補足算力缺口、降低能耗與提升系統效率的關鍵路徑。
關鍵結論包括：
技術平台化： 台積電（TSMC）透過 COUPE 平台推動 EIC 與 PIC 的深度整合，並將「晶圓級光學測試」視為商業化量產的良率核心。
技術雙軌並行： 產業領軍企業如 Lumentum 同時布局 InP（針對高功率雷射與 CPO）與 GaAs（針對高密度平行光互連），顯示目前技術路線處於互補階段。
測試重要性提升： 隨著封裝複雜度增加，測試介入點向製程早期遷移，Known Good PIC/Die（良好晶粒）成為成本控制的關鍵。
台灣供應鏈角色： 台灣正從傳統封測與零組件供應，擴展至先進封裝材料、特殊氣體及與國際大廠（如 ficonTEC）合作開發高階測試設備。
一、 產業大趨勢：從後段製程轉向系統整合
隨著摩爾定律在電晶體微縮上的物理限制日益增加，先進封裝已從傳統的「後段製程」躍升為「系統整合」的核心。
1. 異質整合與記憶體牆
算力瓶頸轉移： AI 推論與 Agentic AI 應用使系統瓶頸由算力轉向「記憶體牆」（頻寬、容量與能耗）。
決策指標改變： 業界評估指標由「總持有成本」（TCO）轉向「總價值持有」（TVO），聚焦於 Tokens/$ 與 Tokens/W 等效率指標。
架構演進： 高頻寬記憶體（HBM）正由 2.5D 中介層封裝邁向 3D 垂直堆疊架構。
2. I/O 牆的挑戰
由於銅導線在傳輸距離、訊號完整性與功耗上逐漸觸頂（SerDes 速率邁向 448G），資料中心正加速由電傳輸轉向光傳輸，以解決 GPU 等待數據導致的利用率下降問題。
二、 台積電 COUPE：光電整合的技術堡壘
台積電的 COUPE（Compact Universal Photonic Engine）是一個整合 CMOS、矽光子、氮化矽（SiN）及先進封裝技術的完整光電平台。
1. 頻寬擴展的兩大路線
台積電並未單一押注，而是採取同步發展策略：
Fast and Narrow： 提升單通道速率與通道數，技術壓力在電子電路端。
Slow and Wide： 增加波長數量（WDM），技術壓力在光子學端（涉及 CW 雷射陣列與熱調諧）。
2. 商業化關鍵：晶圓級光學測試
Known Good PIC： 在晶圓階段即進行光學電測（Optical CP Test），篩選出良好 PIC 後才進行昂貴的封裝。
防錯機制： 由於 CPO 封裝整合了 ASIC、HBM 與多種高價值元件，若封裝後才發現光學元件不良，將導致極高的報廢成本。
三、 Lumentum：InP 與 GaAs 的雙軌布局
Lumentum 展示了磷化銦（InP）與砷化鎵（GaAs）兩條互補的技術路線，分別應對不同的 AI 光互連場景。
1. InP 路線：高功率與 CPO 應用
演進： 預計 2026 年推進至 400G 差動式 EML。
核心目標： 提高單顆雷射功率（目標超過 1W），透過分光供應更多光學引擎，以減少外置雷射模組（ELSFP）數量，降低整體封裝成本。
合作案例： 已為 NVIDIA Spectrum-X 提供高功率雷射光源。
2. GaAs 路線：高密度平行光互連（Optical Chiplet）
供應鏈優勢： 借力已出貨逾 20 億顆的 3D Sensing VCSEL 產能與基礎設施。
技術特點： 強調「大量低速通道 × 大規模平行化」，提供約 30Tb/s 的雙向頻寬。
耐用性： 可耐受逾 150°C 的操作溫度，適合靠近高功率 ASIC 的環境。
四、 ficonTEC：CPO/NPO 的測試架構與產能革命
因應 AI 算力基礎設施需求，測試設備廠商 ficonTEC 預估未來 18 個月內的需求量將達過去 25 年累積出貨量的一半。
1. 四大測試插入點架構
為確保全程可追溯性（Traceability），ficonTEC 提出了嚴密的測試流程：
測試插入點 | 測試標的 | 測試目的 |
Insertion 1 | 原始晶圓 (Wafer Level) | 篩檢晶圓製造缺陷 |
Insertion 2 | 鍵合微透鏡晶圓 (Hybrid Wafer) | 驗證 EIC/PIC 貼合後的訊號完整性 |
Insertion 3 | 單顆切割晶粒 (Singulated Die) | 確保零缺陷進入封裝模組 (Known Good Die) |
Insertion 4 | 光引擎/光模組 (Module/System) | 1.6T OSFP 等多通道全功能驗證 |
2. 生產策略：德國研發，台灣製造
技術創新： 開發雙面晶圓級測試機，具備溫控精度達 ±0.5°C 的熱吸盤，解決高功率發熱導致的波長漂移。
在地化轉型： 採取「Designed in Germany, Built in Taiwan」模式，與台灣封測供應鏈結盟，將客製化大型設備交期壓縮至 12-16 週。
五、 結論與產業觀察
價值鏈遷移： 光通訊價值鏈正從單純的模組廠商，延伸至晶圓代工、先進封裝及高階測試設備廠商。
測試決定成本： 隨著異質整合複雜度提升，測試設備商的議價能力與其在良率模型中的角色日益重要。
台灣供應鏈機會： 台灣在先進光阻、前段材料、CCL、晶圓研磨切割耗材及特殊氣體等領域，可望隨矽光子技術升級受惠。
未來關注點： 後續應追蹤 TSMC COUPE 的量產時程、CPO 元件良率爬升速度，以及主要雲端服務供應商（CSP）對 Scale-up 架構的選型落地進度。
從 Die-to-Die 到 Rack-to-Rack：
矽光子技術如何破解 I/O Wall，引領 AI 算力與半導體封裝的結構性轉變？
1. 前言：AI 的「心臟」很快，但「血管」跟不上了嗎？
作為長期觀察半導體趨勢的分析師，我們正目睹一場深刻的架構危機。隨著 AI 模型參數呈指數級成長，運算效能大約每兩年躍升 3 倍，但負責資料傳輸的 I/O（輸入/輸出）效能每兩年僅成長 1.4 倍。這種不對稱性導致了所謂的「I/O Wall（通訊牆）」，更進一步加劇了「Memory Wall（記憶體牆）」對系統頻寬與能耗的剝削。
當 GPU 這顆運算「心臟」跳動得極快，傳統銅線傳輸這條「血管」卻因訊號衰減與功耗過高而面臨物理極限。業界的決策指標已從單純的總持有成本（TCO）轉向「總價值持有（TVO）」，聚焦於 Tokens/Watt 的效率極大化。在這樣的背景下，矽光子（Silicon Photonics）不再是選擇題，而是破解 AI 叢集規模化（Scale-up）瓶頸的唯一解答。
2. 重點一：不再只是「零件」，矽光子正成為晶片的「生命結構」
矽光子技術正經歷一場範式轉移：從過去的可插拔模組層級（Module Level）向下滲透，深度整合進封裝層級（Package Level）。這意味著光通訊不再只是晶片外的「配件」，而是如同神經網路般，成為晶片生命結構的一部分。
這一波轉型將技術焦點從單純的晶片間互連（Die-to-Die）拉升至機櫃級別（Rack-to-Rack）的系統整合。我們觀察到一個關鍵的權力重組：先進封裝不再被視為「後段製程」，而是定義系統效能的「核心整合」。
「光通訊技術正由模組層級（Module Level）向封裝層級（Package Level）遷移，成為 AI 叢集架構的核心議題。先進封裝之產業地位也由傳統『後段製程』躍升為『系統整合』層級。」
這項改變讓台積電等具備先進封裝技術（如 CoWoS、SoIC）的晶圓代工廠，在光通訊領域的發言權迅速超越傳統模組廠。當光電整合成為系統架構的起點，誰能掌控封裝層級的異質整合，誰就能定義下一個世代的算力標準。
3. 重點二：台積電 COUPE 平台的雙面戰術：追求極速，還是追求多樣？
台積電的 COUPE（緊湊型通用光子引擎）平台，實質上展現了其作為「Optical I/O 平台提供者」的野心。該平台不僅整合了 CMOS、矽光子（SiPh）與氮化矽（SiN），未來更可能納入薄膜鈮酸鋰（TFLN）等前瞻調變材料，展現極強的擴張性。
在頻寬擴展的路徑上，台積電採取了靈活的雙軌策略：
Fast and Narrow（高單通道速率）：致力於將單通道速率推升至 224G 甚至 448G。此路徑的技術壓力在於電子積體電路（EIC）的訊號完整性與極端設計。
Slow and Wide（多波長 WDM）：透過波分復用技術增加通道數。這路徑的挑戰則在於光子學端的精準度，包含雷射陣列的熱調諧控制（Thermal Tuning）與波長漂移管理。
台積電不押注單一路線，反映了 AI 網路架構正處於分歧點。這套戰術讓台積電能同時應對追求極致速度的 EIC 挑戰，以及追求大規模平行的光子學壓力，對沖技術突破的不確定性風險。
4. 重點三：測試決定生死——「Known Good PIC」是獲利的關鍵
在矽光子進入共同封裝（CPO）時代後，成本模型發生了根本變化。根據 ficonTEC 的分析，光學元件不再能以外接模組形式處理，必須在封裝早期就建立「全程可追溯機制（Traceability）」。
業界目前確定的四大測試插入點（Insertion Points）包括：原始晶圓（Wafer Level）、鍵合微透鏡晶圓（Hybrid Wafer）、單顆切割晶粒（Singulated Die），以及最終模組。
「由於 CPO/Optical I/O 封裝整合了 ASIC、EIC、PIC、雷射等多重高價值元件，若封裝完成後才發現 PIC 不良，將導致整體封裝報廢。」
這裡存在一個關鍵的技術取捨：Grating Coupler 雖適合晶圓級光學探測，但耦合損耗較高；Edge Coupler 雖損耗低、頻寬寬，但晶圓級測試難度極高。台積電目前的突破點在於利用 Edge Coupler 上的耦合面（EC facet）進行晶圓級光學電測，確保在切割封裝前先篩選出「已知良好 PIC（Known Good PIC）」，這才是 CPO 商業化能否獲利的勝負手。
5. 重點四：Lumentum 的逆向思考：成熟技術才是 AI 的救星？
光通訊巨頭 Lumentum 在 AI 布局上展現了極具深度的雙軌思維：InP（磷化銦）與 GaAs（砷化鎵）互補並行。
在 InP 路線上，Lumentum 推動超高功率連續波（CW）雷射。其策略核心是透過提高單顆雷射輸出功率（邁向 1W 以上），來分光供應更多光學引擎，藉此減少外置雷射光源模組（ELSFP）的數量，進而降低整體封裝成本與連接器密度。
在 GaAs 路線上，Lumentum 則利用了令人意想不到的優勢：成熟供應鏈。
技術借力：GaAs VCSEL 受惠於過去 3D 感測（如手機人臉辨識）的需求，已累計出貨逾 20 億顆。
可靠度基礎：這套成熟產能讓 GaAs VCSEL 在高溫環境下（150°C 測試逾 5,000 小時）展現出極高的穩定性。
相比於傳統「少量通道 × 極高速率」的追求，Lumentum 在 AI Scale-up 環境中提出的「大量低速通道 × 大規模平行化（Optical Chiplet）」方案，證明了成熟技術若能提供高可靠度，往往比尖端但脆弱的技術更具商業吸引力。
6. 重點五：18 個月的需求抵過 25 年？台灣製造的爆發力
矽光子產業的噴發速度，從設備領導廠商 ficonTEC 的數據可窺一二：該公司過去 25 年累計出貨約 2,000 台系統，但面對當前的 AI 浪潮，預估未來僅 12 至 18 個月內，需求量就將達到 1,000 台。
這種爆炸式成長催生了「德國研發、台灣製造（Designed in Germany, Built in Taiwan）」的深度合作。台灣供應鏈已不再僅僅是代工，其價值正向材料與設備端延伸。我們看到台灣廠商在以下關鍵環節的地位大幅提升：
材料端：先進光阻與前段材料、先進封裝材料（如高階 CCL 銅箔基板）。
耗材端：晶圓研磨與切割所需的特殊膠帶。
特用化學與設備：特殊氣體供應與先進封裝設備的量產落地。
透過與全球技術端的結合，台灣正利用其成熟的封測生態系，協助矽光子設備與耗材從研發階段快速跨入大規模量產階段。
7. 結語：當光取代了電，我們正站在下一個十年的起跑點
矽光子技術的全面崛起，象徵著半導體產業的價值鏈正在重組。當傳輸媒介從電轉向光，價值核心正從單純的晶片效能，轉向「封裝層級的系統整合」。這是一場材料、測試良率與架構定義的全面競爭。
從台積電的 COUPE 平台到 Lumentum 的雙軌雷射布局，產業巨頭們已紛紛畫好起跑線。隨著測試設備與材料端的規格升級，矽光子將正式破解 AI 的傳輸瓶頸。
最後思考： 當算力的瓶頸正式從「運算」轉向「傳輸」，台灣供應鏈是否已準備好從「後段支援」轉身，利用我們在先進封裝與材料端的壟斷性優勢，進一步躍升為下一個十年 AI 系統架構的「系統定義者」？
留言